DIALOG(R) File 352: Derwent WPI

(c) 2003 Thomson Derwent. All rts. reserv.

XRPX Acc No: N94-264401

Thin-film transistor production-process offers flexibility - preventing puncturing between gate-electrode and wiring, enhancement of active-layer raising device characteristics, reliability and production-yield

Patent Assignee: SEMICONDUCTOR ENERGY LAB (SEME )

Inventor: TAKAYAMA T; TAKEMURA Y

Number of Countries: 003 Number of Patents: 003

Patent Family:

Patent No Kind Date Applicat No Kind Date Week JP 6260651 Α 19940916 JP 9371105 Α 19930305 199442 B US 5814540 19980929 US 94205111 Α 19940303 199846 US 95462740 Α 19950605 US 97785485 19970117 Α KR 157471 B1 19981015 KR 944310 19940305 200027

Priority Applications (No Type Date): JP 9371105 A 19930305

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 6260651 A 6 H01L-029/784

US 5814540 A H01L-021/84 Div ex application US 94205111

Cont of application US 95462740

KR 157471 B1 H01L-029/786

Abstract (Basic): JP 6260651 A

The thin-film transistor fabrication process involves a silicon thin-film top is formed on a substrate (11) or the bottom with either nickel, iron, cobalt or platinum material dispersed alternately, is crystallized, such that the said domain is used both as the channel formation (12) and impurity (13) domains respectively.

The domain wherein it is not crystallized performs the function of an insulation-isolator (19) between the said TFTs. The gate insulating-film (15) between gate-electrode (17) and the wiring on the substrate are made puncture-free.

USE/ADVANTAGE — The process is related with the structure and production method and is formed on an insulation—substrate top, single crystal—silicon, glass etc. offers wide industrial applications. The method is equally applicable to both the N and P type channel TFTs where the said types are intermingled and is carried—out in industrial processes avoiding duplication.

Dwg. 1/4

Title Terms: THIN; FILM; TRANSISTOR; OFFER; FLEXIBLE; PREVENT; PUNCTURE;

WIRE; ENHANCE; RAISE; DEVICE; CHARACTERISTIC; RELIABILITY

Derwent Class: L03; U11; U12

International Patent Class (Main): H01L-021/84; H01L-029/784; H01L-029/786

International Patent Class (Additional): HO1L-021/265; HO1L-021/324;

H01L-021/76

File Segment: CPI; EPI

DIALOG(R)File 347:JAPIO (c) 2003 JPO & JAPIO. All rts. reserv.

PUB. NO.: **06-260651** [JP 6260651 A] PUBLISHED: September 16, 1994 (19940916)

INVENTOR(s): TAKAYAMA TORU

TAKEMURA YASUHIKO

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD [470730] (A Japanese Company

or Corporation), JP (Japan)

APPL. NO.: 05-071105 [JP 9371105]

FILED: March 05, 1993 (19930305)

INTL CLASS: [5] H01L-029/784; H01L-021/265; H01L-021/324; H01L-021/76

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: ROO4 (PLASMA); RO96 (ELECTRONIC MATERIALS -- Glass

Conductors); R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS); R100 (ELECTRONIC MATERIALS -- Ion

Implantation)

JOURNAL: Section: E, Section No. 1644, Vol. 18, No. 661, Pg. 33,

December 14, 1994 (19941214)

#### ABSTRACT

PURPOSE: To remove the problem of deterioration of step coverage by forming a thin-film semiconductor, which has a crystal semiconductor region and a not crystal semiconductor region, on a substrate, and forming a gate insulating film to cover the thin-film semiconductor, and forming a gate electrode thereon, which crosses the crystal semiconductor region.

CONSTITUTION: A base film 21 of silicon oxide is formed on a substrate 20, and further an amorphous silicon film 22 is stacked. Continuously, regions 23a and 23b are formed by stacking and patterning a silicon nickel film, and then, crystallized regions 24a and 24b are formed selectively by annealing them thereby crystallizing them. Next, a silicon oxide film 25 is stacked as a gate insulating film. Successively, a silicon film is deposited and patterned to form wirings 26a and 26b. Impurity regions 27a and 27b are formed by implanting phosphorus into the silicon region, with the wiring 26b as a mask, and wirings 29a and 29b are formed of metallic materials. That is, this does not have an island—shaped semiconductor region, the step coverage does not become the least problem.

## (19)日本国特許庁(JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

## 特開平6-260651

(43)公開日 平成6年(1994)9月16日


(51) Int. Cl. <sup>5</sup> HO1L 29/784	識別記号		FΙ						
21/265 21/324	Z	8617-4M 9056-4M 8617-4M 審査請求	H01L 未請求	21/26	5	311 F D	R P (全6頁)	最終頁に続く	
(21)出願番号	特願平5-71105		(71)出	願人	<ul><li>、000153878</li><li>株式会社半導体エネルギー研究所</li></ul>				
(22) 出願日	平成5年(1993)3月	(72)発	神奈川県厚木市長谷398番地 (72)発明者 高山 徹 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内						
		·	(72)発	明者		厚木市:	長谷398番地 研究所内	株式会社半	
							•		

## (54) 【発明の名称】 薄膜トランジスタおよびその作製方法

## (57)【要約】

【目的】 薄膜トランジスタにおいて、ゲイト電極・配線の断線とゲイト絶縁膜の破壊とを防止することによって信頼性、歩留りを向上させ、特性の改善を図る。

【構成】 基板上に形成されたアモルファスシリコン薄膜上もしくは下に密着してニッケル、鉄、コバルト、白金の少なくとも1つを有する材料を選択的に設け、選択的に結晶化させ、このようにして得られた結晶化領域を薄膜トランジスタのチャネル形成領域、不純物領域として用い、また、結晶化しなかった領域によって薄膜トランジスタ間の絶縁分離をおこなう。



#### 【特許請求の範囲】

基板上に、結晶性を有する半導体領域 【請求項1】 と、結晶性を有しない半導体領域とを有する薄膜半導体 と、前記薄膜半導体を覆って設けられたゲイト絶縁膜 と、前記ゲイト絶縁膜上に設けられ、前記結晶性を有す る半導体領域を横断するゲイト電極とを有することを特 徴とする薄膜トランジスタ。

【請求項2】 請求項1において、結晶性を有する半導 体領域には、ニッケル、鉄、コバルト、白金のうち少な くとも1つの濃度が0.005原子%以上存在し、か つ、これらの合計の濃度が1%を越えないことを特徴と する薄膜トランジスタ。

【請求項3】 基板上に、実質的にアモルファスの半導 体被膜を形成する工程と、前記半導体被膜上および/ま たは下に密着して、ニッケル、鉄、コバルト、白金の少 なくとも1つを含有する物体を選択的に形成する工程 と、その後、前記半導体膜を通常のアモルファスシリコ ンの結晶化温度よりも低い温度でアニールする工程と、 前記半導体被膜上にゲイト絶縁膜を形成する工程と、前 記ゲイト絶縁膜上にゲイト電極を形成する工程と、を有 20 することを特徴とする薄膜トランジスタの作製方法。

【請求項4】 基板上に、実質的にアモルファスの半導 体被膜を形成する工程と、前記半導体被膜上および/ま たは下に密着して、ニッケル、鉄、コバルト、白金の少 なくとも1つを含有する物体を選択的に形成する工程 と、その後、前記半導体膜を通常のアモルファスシリコ ンの結晶化温度よりも低い温度でアニールする第1の熱 処理工程と、前記半導体被膜に選択的にドーピング不純 物を注入する工程と、その後、前記半導体膜を通常のア モルファスシリコンの結晶化温度よりも低い温度でアニ 30 ールする第2の熱処理工程と、を有することを特徴とす る薄膜トランジスタの作製方法。

【請求項5】 基板上に、実質的にアモルファスの半導 体被膜を形成する工程と、前記半導体被膜上および/ま たは下に密着して、ニッケル、鉄、コバルト、白金の少 なくとも1つを含有する物体を選択的に形成する工程 と、その後、前記半導体膜を通常のアモルファスシリコ ンの結晶化温度よりも低い温度でアニールする工程と、 前記半導体被膜に選択的にドーピング不純物を注入する 工程と、不純物の注入された領域と実質的に同じ領域に 40 呈し、2つの不純物領域58が導通することとなり、特 レーザーもしくはそれと同等な強光を照射する工程と、 を有することを特徴とする薄膜トランジスタの作製方 法。

## 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、薄膜トランジスタ(T FT)の構造および作製方法に関するものである。本発 明によって作製される薄膜トランジスタは、ガラス等の 絶縁基板上、単結晶シリコン等の半導体基板上、いずれ にも形成される。

[0002]

【従来の技術】従来、薄膜トランジスタは、薄膜半導体 領域(活性層)を島状にパターニングして、形成した 後、ゲイト絶縁膜として、CVD法やスパッタ法によっ て絶縁被膜を形成し、その上にゲイト電極を形成した。 [0003]

【発明が解決しようする課題】CVD法やスパッタ法で 形成される絶縁被膜はステップカバレージ(段差被覆 性) が悪く、信頼性や歩留り、特性に悪影響を及ぼして 10 いた。図4には従来の典型的なTFTを上から見た図、 およびその図面のA-A'、B-B'に沿った断面図を 示す。TFTは基板51上に形成され、薄膜半導体領域 は不純物領域(ソース、ドレイン領域、ここではN型の 導電型を示す) 53とゲイト電極57の下に位置し、実 質的に真性のチャネル形成領域52に分けられ、この半 導体領域を覆って、ゲイト絶縁膜55が設けられる。不 純物領域53には、層間絶縁物59を通してコンタクト ホールが開けられ、電極・配線58が設けられる。

【0004】図から分かるように、ゲイト絶縁膜55の 半導体領域の端部における被覆性は著しく悪く、典型的 には平坦部の厚さの半分しか厚みが存在しない。一般に 島状半導体領域が厚い場合には甚だしい。特にゲイト電 極に沿ったA-A、断面からこのような被覆性の悪化が TFTの特性、信頼性、歩留りに及ぼす悪影響が分か る。すなわち、図5のA-A'断面図において点線円で 示した領域56に注目してみれば、ゲイト電極57の電 界が薄膜半導体領域の端部に集中的に印加される。すな わち、この部分ではゲイト絶縁膜の厚さが平坦部の半分 であるので、その電界強度は約2倍になるためである。

【0005】この結果、この領域56のゲイト絶縁膜は 長時間のあるいは高い電圧印加によって容易に破壊され る。ゲイト電極に印加される信号が正であれば、この領 域56の半導体もN型であるので、ゲイト電極57と不 純物領域58 (特に、ドレイン領域)が導通してしま い、信頼性の劣化の原因となる。

【0006】また、ゲイト絶縁膜が破壊された際には、 何らかの電荷がトラップされることが起こり、例えば、 負の電荷がトラップされれば、ゲイト電極に印加される 電圧にほとんど関わりなく、領域56の半導体はN型を 性を劣化させる。また、以上のような劣化を引き起こさ ずにTFTを使用するには、半分の電圧しか印加でき ず、性能を十分に利用することができない。

【0007】また、TFTの一部にこのような弱い部分 が存在するということは製造工程における帯電等によっ て容易にTFTが破壊されることであり、歩留り低下の 大きな要因となる。本発明はこのような問題を解決する ことを課題とする。

[0008]

50 【課題を解決するための手段】本発明では、従来、TF

Tが島状の半導体を用い、空間的に他のTFTと絶縁さ れる構造を有していたのに対し、平面上の半導体薄膜を 用い、半導体薄膜中の結晶性の違いによる電気特性によ って、TFT間の絶縁を保つことを特徴とする。本発明 の典型的な構造を図1に示す。図1も図5と同様にTF Tを上から見た図面と、そのA-A'、B-B'断面の 断面図を示している。TFTは基板11上に形成される が、TFT以外の部分にまで薄膜半導体14が存在して いることが特徴である。すなわち本発明では、実質的に アモルファスの薄膜半導体領域14とドーピング不純物 10 を有する不純物領域13、およびゲイト電極17の下に 位置し、実質的に真性のチャネル形成領域12が同じ面 内に存在し、この薄膜半導体領域を覆って、ゲイト絶縁 膜15が設けられる。もちろん、同じ面内に存在する が、それぞれの半導体領域の結晶性、導電型は異なる。 さらに不純物領域13には、層間絶縁物19を通してコ ンタクトホールが開けられ、電極・配線18が設けられ る。

【0009】このように、本発明では島状半導体領域を 有しないので、ゲイト絶縁膜15およびゲイト絶縁膜1 7のステップカバレージは何ら問題となることがない。 そのため、従来の構造上の問題点は全て解決される。す なわち、断線による歩留りの低下はなく、かつ、特性の 劣化もない。信頼性も向上させることができる。

【0010】本発明においては同一基板上の半導体膜の 結晶性を選択的に制御することが必要である。本発明人 の研究の結果、ニッケル(Ni)、鉄(Fe)、コバル ト(Co)、白金(Pt)の単体、もしくはそれらの珪 化物等の化合物がアモルファスシリコン等の半導体にお いて、触媒として結晶化を促進させる作用を有すること 30 を見出した。このときの結晶化温度は従来の通常のアモ ルファスシリコンの結晶化温度(典型的には600℃) よりも20~200℃低い温度(常圧では400~58 0℃)であった。そのため、このような触媒材料が存在 しない部分では結晶化が進行せず、実質的にアモルファ ス状態のままであった。結晶化した部分では大きなキャ リヤー移動度を示したが、触媒物質のない部分(アモル ファス状態の部分)では、抵抗が大きく、そのためTF T間の絶縁分離が可能であった。

【0011】本発明では、TFTのソース領域、ドレイ 40 ン領域、チャネル形成領域等の高い電界効果移動度や低 い抵抗の要求される領域に選択的に、ニッケル、鉄、コ バルト、白金の少なくとも1つを含有する膜、粒子、ク ラスター等をアモルファスシリコン膜上もしくは下に密 着して形成し、あるいは、これらの元素のイオンを高電 圧で加速して、アモルファスシリコン膜中に注入し、こ れを通常のアモルファスシリコンの結晶化温度より低い 適当な温度で結晶化させて用いる。結晶化温度は、通常 のアモルファスシリコンの結晶化温度との差が大きいほ ど良好な結果が得られた。

【0012】なお、上記触媒材料はいずれもシリコンに とっては好ましくない材料であるので、できるだけその 濃度が低いことが望まれる。本発明人の研究では、0. 005原子%以上の濃度が存在しないと、顕著な結晶化 作用は見られなかったが、逆に1原子%以上存在する と、半導体特性に甚大な影響を与えた。そのため、これ らの触媒材料の濃度は合計して1原子%を越えないこと が望まれる。また、ニッケルに関しては過剰なものは珪 化ニッケルとして表面に析出するので、これをフッ酸も しくは塩酸によって溶解させることによって、被膜中の 濃度を低下させることも可能である。また、同様に塩素 原子を含む気体中で580℃以下の熱処理、もしくはプ ラズマ処理をおこなうことによってもニッケルの濃度を 減じることができた。以下に実施例を示し、より詳細に 本発明を説明する。

[0013]

【実施例】〔実施例1〕 図2に本実施例の作製工程の 断面図を示す。本実施例を含めて、以下の実施例の図面 では、TFTの断面図のみを示し、いずれも右側にはゲ イト電極に垂直な面(図1、図5の断面B-B'に相 当)を、また、左側にはゲイト電極に平行な面(図1、 図5の断面A-A'に相当)を示す。

【0014】まず、基板(コーニング7059)20上 にスパッタリングによって厚さ2000Åの酸化珪素の 下地膜21を形成した。さらに、プラズマCVD法によ って、厚さ500~1500Å、例えば1500Åのア モルファスシリコン膜22を堆積した。連続して、スパ ッタリング法によって、厚さ5~200Å、例えば20 Aの珪化ニッケル膜(化学式NiSi, 、0.4≤x≤ 2. 5、例えば、x=2. 0)を堆積し、フォトリソグ ラフィー法によって、パターニングし、領域23a、2 3 bを形成した。 (図2 (A))

【0015】そして、これを還元雰囲気下、500℃で 4時間アニールして結晶化させた。この結果、選択的に 結晶化領域24a、24bが形成された。次に、スパッ タリング法によって厚さ1000Åの酸化珪素膜25を ゲイト絶縁膜として堆積した(図2(B))

【0016】引き続いて、減圧CVD法によって、厚さ 6000~8000Å、例えば6000Åのシリコン膜 (0.1~2%の燐を含む)を堆積した。なお、この酸 化珪素とシリコン膜の成膜工程は連続的におこなうこと が望ましい。そして、シリコン膜をパターニングして、 配線26a、26bを形成した。これらの配線は、いず れもゲイト電極として機能する。

【0017】次に、プラズマドーピング法によって、シ リコン領域に配線26bをマスクとして不純物(燐)を 注入した。ドーピングガスとして、フォスフィン(PH 3) を用い、加速電圧を60~90kV、例えば80k Vとした。ドース量は1×10<sup>14</sup>~8×10<sup>15</sup> c m<sup>-1</sup>、 例えば、5×10<sup>11</sup> c m<sup>-1</sup>とした。(図2(C))

【0018】その後、還元雰囲気中、500℃で4時間 アニールすることによって、不純物を活性化させた。こ のとき、先に結晶化された領域24a、24bにはニッ ケルが拡散しているので、このアニールによって再結晶 化が容易に進行し、不純物領域27a、27bを形成し た。一方、先に結晶化しなかった領域にはニッケルが存 在しないので、この温度では結晶化が進行せず、ドーピ ング不純物(燐)が存在しても極めて大きな抵抗を示し た。(図2(D))

【0019】続いて、厚さ6000Åの酸化珪素膜28 を層間絶縁物としてプラズマCVD法によって形成し、 これにコンタクトホールを形成して、金属材料、例え ば、窒化チタンとアルミニウムの多層膜によって配線2 9 a、29 bを形成した。配線29 a は配線26 a と T FTの不純物領域の一方27aを接続する。以上の工程 によって半導体回路が完成した。(図2(E))

【0020】〔実施例2〕 図3に本実施例の作製工程 の断面図を示す。基板(コーニング7059)30上に スパッタリングによって厚さ2000Åの酸化珪素の下 地膜31を形成した。さらに、電子ビーム蒸着法によっ て、厚さ5~200Å、例えば10Åのニッケル膜を堆 積し、フォトリソグラフィー法によって、パターニング し、領域32a、32bを形成した。その後、プラズマ CVD法によって、厚さ500~1500Å、例えば5 00Åのアモルファスシリコン膜を堆積した。(図3 (A))

【0021】そして、これを還元雰囲気下、480℃で 8時間アニールして結晶化させた。この結晶化工程によ って、結晶化領域34a、34bを結晶化させることが できた。一方、ニッケルの存在しなかった領域はこの温 30 度では結晶化せず、アモルファス領域35として、両結 晶化領域34a、34bを分離した。その後、この被膜 を5~30%塩酸で処理することによって、表面に析出 した珪化ニッケルを除去した。そしてスパッタリング法 によって厚さ1000Åの酸化珪素膜36をゲイト絶縁 膜として堆積した。(図3(B))

【0022】引き続いて、スパッタリング法によって、 厚さ6000~8000Å、例えば6000Åのアルミ ニウム膜(2%のシリコンを含む)を堆積した。なお、 この酸化珪素36とアルミニウム膜の成膜工程は連続的 40 によって半導体回路が完成した。(図3(E)) におこなうことが望ましい。そして、アルミニウム膜を パターニングして、配線37a、37bを形成した。こ れらの配線は、いずれもゲイト電極として機能する。さ らに、このアルミニウム配線の表面を陽極酸化して、表 面に酸化物層38a、38bを形成した。陽極酸化の前 に感光性ポリイミド(フォトニース)によって後でコン タクトを形成する部分にポリイミドマスクを選択的に形 成した。陽極酸化の際には、このマスクのために、この 部分には陽極酸化物が形成されなかった。

リコール溶液中でおこなった。得られた酸化物層の厚さ は2000Åであった。次に、公知のフォトリソグラフ ィー法によって、フォトニースを用いてポリイミドのマ スク39を形成した。そしてこのマスクを用いて、プラ ズマドーピング法によって、シリコン領域に選択的に不 純物(燐)を注入した。ドーピングガスとして、フォス フィン(PH。)を用い、加速電圧を60~90kV、 例えば80kVとした。ドース量は1×10<sup>16</sup>~8×1 0' c m · 、 例えば、 5×10' c m · とした。このよ うにしてN型の不純物領域40a、40bを形成した。 (図3 (C))

【0024】その後、レーザーアニール法によって不純 物の活性化をおこなった。レーザーとしてはKrFエキ シマーレーザー(波長248nm、パルス幅20nse c)を用いたが、その他のレーザー、例えば、XeFエ キシマーレーザー (波長353nm)、XeClエキシ マーレーザー(波長308nm)、ArFエキシマーレ ーザー(波長193nm)等を用いてもよい。レーザー のエネルギー密度は、200~350mJ/cm<sup>1</sup>、例 えば250mJ/cm² とし、1か所につき2~10シ ョット、例えば2ショット照射した。レーザー照射時 に、基板を200~450℃程度に加熱してもよい。基 板を加熱した場合には最適なレーザーエネルギー密度が 変わることに注意しなければならない。なお、レーザー 照射時にはポリイミドのマスク39を残しておいた。こ れは露出したアルミニウムがレーザー照射によってダメ ージを受けるからである。さらにレーザー照射によっ て、結晶化してはならない領域(例えば、TFT間の領 域35)が結晶化することを避ける必要があるからであ る。レーザー照射後、このポリイミドのマスク39は酸 素プラズマ中にさらすことによって簡単に除去できる。 この結果、不純物領域41a、41bが形成された。 (図3 (D))

【0025】続いて、厚さ2000Åの酸化珪素膜42 を層間絶縁物としてプラズマCVD法によって形成し、 これにコンタクトホールを形成して、金属材料、例え ば、室化チタンとアルミニウムの多層膜によって配線4 3 a、43 bを形成した。配線43 aは配線37 aとT FTの不純物領域の一方41aを接続する。以上の工程

【0026】以上の工程によって半導体回路が完成し た。作製されたTFTの特性は従来のものとは何ら劣る ところはなかった。例えば、本実施例によって作成した シフトレジスタは、ドレイン電圧15Vで11MH2、 17Vで16MHzの動作を確認できた。一方、歩留り は、従来が20%以下であったものが、80%以上にま で向上した。

[0027]

【発明の効果】本発明によって、TFTの歩留りを向上 【0023】陽極酸化は、酒石酸の $1\sim5$ %エチレング 50 させ、また、その信頼性を高めることが可能となった。

10

本発明ではNチャネル型のTFTを例にとって説明したが、Pチャネル型TFTや同一基板上にNチャネル型とPチャネル型の混在した相捕型の回路の場合も同様に実施できることは言うまでもない。このように本発明は工業上有益な発明である。


### 【図面の簡単な説明】


- 【図1】 本発明のTFTの構成例を示す。
- 【図2】 実施例1の作製工程断面図を示す。
- 【図3】 実施例2の作製工程断面図を示す。
- 【図4】 従来のTFTの構成例を示す。

## 【符号の説明】


- 11・・・基板
- 12・・・チャネル形成領域 (実質的に真性)
- 13・・・不純物領域(ソース、ドレイン)
- 14・・・実質的にアモルファスな領域
- 15・・・ゲイト絶縁膜
- 17・・・ゲイト電極
- 18・・・ソース、ドレイン電極
- 19・・・層間絶縁物

【図1】






[図2]



## 【図3】



フロントページの続き

(51) Int. Cl. <sup>6</sup> H O 1 L 21/76 識別記号 庁内整理番号 R 9169-4M FΙ

技術表示箇所